

Semiconductor component with electrode(s) on substrate surface - has four-layer electrode assembly with top and bottom electrodes sandwiching amorphous silicon and silicon insulating film

Patent number: DE3927033
Publication date: 1990-03-01
Inventor: NAKAZAKI YASUNORI (JP); HIRAKAWA KAZUKI (JP)
Applicant: SEIKO EPSON CORP (JP)
Classification:
- **international:** H01L45/00
- **european:** H01L23/525A; H01L29/861E
Application number: DE19893927033 19890816
Priority number(s): JP19890124486 19890519; JP19890185387 19890718;
JP19880209034 19880823

[Report a data error here](#)

Abstract of DE3927033

The semiconductor substrate (101) carries two electrodes (102, 106) to which voltage is applied and forms a transition from a high resistance to a low one between both electrodes. The electrode assembly contains a region of amorphous silicon (105). The electrode assembly is a four-layer lamination with a top electrode (106), the amorphous silicon region, a silicon insulating film (107), and a lower electrode. The lower electrode pref. consists of a dopant diffusion zone on the semiconductor substrate surface. Alternately, it is formed by a polycrystalline silicon. The amorphous silicon typically contains a dopant of the group III. USE/ADVANTAGE - For data memories, with resistance value equaling that of insulating material.

Data supplied from the **esp@cenet** database - Worldwide



③0 Unionspriorität: ③2 ③3 ③1
23.08.88 JP 209034/88 19.05.89 JP 124486/89
18.07.89 JP 185387/89

⑦1 Anmelder:
Seiko Epson Corp., Tokio/Tokyo, JP

⑦4 Vertreter:
Kramer, R., Dipl.-Ing.; Weser, W., Dipl.-Phys.
Dr.rer.nat.; Hoffmann, E., Dipl.-Ing., 8000 München;
Blumbach, P., Dipl.-Ing.; Zwirner, G., Dipl.-Ing.
Dipl.-Wirtsch.-Ing., Pat.-Anwälte, 6200 Wiesbaden

⑦2 Erfinder:
Nakazaki, Yasunori; Hirakawa, Kazuki, Suwa,
Nagano, JP

⑤4 Halbleiterelement und Verfahren zu seiner Herstellung

Beschrieben wird ein Halbleiterelement, das hauptsächlich als eine Antisicherung dient sowie dessen Herstellungsverfahren. Die Antisicherung speichert Daten, indem durch einen Strom aufgrund einer angelegten Spannung ein Übergang von einem Zustand hohen Widerstands zu einem Zustand niedrigen Widerstands auftritt. Die Spannung wird an zwei Elektroden angelegt, von denen eine einen Dreischichtaufbau mit einer oberen Elektrode, amorphem Silicium und einem Siliciumisolierfilm aufweist, wodurch die Stabilität und Reproduzierbarkeit im Hinblick auf die für den Übergang erforderliche Spannung und den Strom verbessert wird.

Die Erfindung betrifft ein Halbleiterelement und ein Verfahren zu seiner Herstellung, und genauer ein Verfahren zur Herstellung eines Halbleiterelementes und dieses selbst, das hauptsächlich als eine "Antisicherung" dient, die dadurch Daten speichert, daß sie aufgrund eines Stromflusses bei angelegter Spannung von einem Zustand hohen Widerstands zu einem Zustand geringen Widerstands wechselt.

Wenn bei einer solchen Antisicherung eine Spannung an Elektroden angelegt wird und ein Strom fließt, dann bewirkt der Strom den Übergang von einem nichtleitenden Zustand zu einem leitenden Zustand. Eine Antisicherung ist demnach ein Halbleiterelement, dessen Charakteristik und Funktion dem einer Sicherung entgegengesetzt ist, bei welcher üblicherweise von einem leitenden Zustand zu einem nichtleitenden Zustand gewechselt wird, beispielsweise um in einer Polysiliciumverdrahtung eine Unterbrechung herbeizuführen.

Chalcogenide und amorphes Silicium sind als Material für Antisicherungen bekannt, und Beispiele ihrer praktischen Anwendung ergeben sich aus den folgenden Dokumenten. Die Merkmale der jeweiligen Antisicherung sind jeweils nach dem Dokument aufgeführt.

Dokument 1: JP 32 944/1972 B

Die einem Halbleiterelement aus amorphem Silicium mit hohem Widerstand durch Bestrahlung mit einem Elektronenstrahl, einem Laserstrahl oder ähnlichem zugeführte Energie bewirkt, daß der stabile Zustand hohen Widerstands des Halbleiters zu einem stabilen Zustand niedrigen Widerstands wechselt.

Dokument 2: JP 4 038/1982 B

Bei einem PROM, das aus Polysilicium mit hohem Widerstand aufgebaut ist, wird durch Anlegen eines elektrischen Feldes der Widerstandswert irreversibel geändert.

Dokument 3: JP 88 739/1979 A

Ein EEPROM aus einem Chalcogenid auf der Basis von Tellur hat einen hohen elektrischen Widerstand in einem amorphen Zustand und einen niedrigen elektrischen Widerstand in einem kristallisierten Zustand.

Die Antisicherung wird für einfache Verdrahtungsverbindungsschalter bei einem IC, einem PLA (programmable logic array) und einer redundanten Speicherschaltung sowie bei einem PROM eingesetzt, bzw. sein Einsatz wird erwogen.

Fig. 2 ist eine schematische Teilquerschnittsansicht eines Halbleiterelements, das als eine solche Antisicherung verwendet wird und dem Halbleiterelement der Erfindung sehr ähnlich ist.

In Fig. 2 zeichnet 201 ein Halbleitersubstrat, 202 eine an der Oberfläche des Halbleitersubstrats 201 ausgebildete Störstellendiffusionszone, 203 und 203a Zwischenschichtisolierfilme, 204 eine Verdrahtungselektrode, 205 amorphes Silicium und 206 eine auf dem amorphen Silicium 205 ausgebildete obere Elektrode. Es sei angemerkt, daß das amorphe Silicium 205 ein Element mit hohem Widerstand darstellt.

Die obere Elektrode 206 besteht aus einem leitenden Element und wird gleichzeitig mit der Verdrahtungselektrode 204 ausgebildet.

Bei dieser Anordnung werden die Verdrahtungselektrode 204 und das amorphe Silicium 205 im wesentlichen im Kontakt mit den beiden entgegengesetzten Seiten der Diffusionszone 202 aufgebracht, und das amorphe Silicium 205 befindet sich zwischen der oberen Elektrode 206 und einer unteren Elektrode, die von der Diffusionszone gebildet wird. Das amorphe Silicium mit hohem Widerstand stellt dabei den eigentlichen Teil der Antisicherung dar. Wenn eine Spannung zwischen die obere Elektrode 206 und die Verdrahtungselektrode 204, die mit der unteren Elektrode (202) in Verbindung steht, angelegt wird, um einen Stromfluß hervorzurufen, dann tritt im Bereich des amorphen Siliciums 205 zwischen den beiden Elektroden ein irreversibler Übergang vom Zustand hohen Widerstands zu einem Zustand niedrigen Widerstands auf. Man kann also unter Ausnutzung der Tatsache, daß der Abschnitt im Bereich des amorphen Siliciums 205 von einem nichtleitenden Zustand zu einem leitenden Zustand wechselt, ein Speicherelement aufbauen.

Das in oben beschriebener Weise aufgebaute herkömmliche Halbleiterelement hat im Hinblick auf die Leistungsfähigkeit vor dem Übergang vorzugsweise möglichst hohen Widerstandswert R_{off} und nach dem Übergang einen möglichst niedrigen Widerstandswert R_{on} . Während amorphes Silicium deshalb nicht günstig ist, weil sein Widerstandswert vor dem Übergang R_{off} ein wenig geringer als der eines aus einem Oxidfilm bestehenden Isolierfilms ist, ist es zuverlässiger als ein Element, das vom Durchbruch eines Isolierfilms Gebrauch macht. Es hat also Vor- und Nachteile. Das herkömmliche Element ist außerdem deshalb nicht günstig ausgebildet, weil der Widerstandswert R_{off} im Zustand vor dem Übergang relativ gering wird, wenn Akzeptationen, Donatorionen oder ähnliches zur Verringerung des Widerstandswerts nach dem Übergang R_{on} dem amorphen Silicium zugegeben werden.

Aufgabe der Erfindung ist es, unter Vermeidung der vorgenannten Nachteile ein Halbleiterelement mit amorphem Silicium zu schaffen, dessen Widerstandswert R_{off} so groß wie der Widerstand eines Isoliermaterials ist, und bei dem der Widerstandswert R_{on} durch Zusatz von Störstellenionen erniedrigt ist, sowie ein Verfahren zur Herstellung dieses Halbleiterelements zu schaffen, durch das andere Halbleiterelemente auf demselben Substrat nicht beeinträchtigt werden.

Diese Aufgabe wird durch ein Halbleiterelement gemäß Patentanspruch 1 und ein Verfahren gemäß Patentanspruch 5 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Das eine Antisicherung bildende Halbleiterelement weist einen Vierschichtaufbau mit einer unteren Elektrode, einem Siliciumisolierfilm, amorphem Silicium und einer oberen Elektrode auf. In einem von zwei Fällen sind der Siliciumisolierfilm, das amorphe Silicium und die obere Elektrode nacheinander ausgehend von einer Störstellendiffusionsschicht oder polykristallinem Silicium einer unteren Elektrode ausgebildet. In dem anderen Fall folgen auf die untere Elektrode nacheinander das amorphe Silicium, der Siliciumisolierfilm und die obere Elektrode. Das für beide Fälle verwendete amorphe Silicium kann ein Störstellenelement der Gruppe III wie B, Al, Ga oder der Gruppe V, wie P, As, Sb enthalten.

Durch den Siliciumisolierfilm, der einen hohen spezifischen Widerstand aufweist, als eine der vier Schichten des Halbleiterelements wird ein hoher Widerstandswert R_{off} erzielt, andererseits aber aufgrund der Eigenschaft

des amorphen Siliciums die Zuverlässigkeit der Antisicherung gewährleistet. Der Siliciumisolierfilm wird sehr dünn gemacht, um einerseits den hohen Widerstandswert R_{off} zu gewährleisten, andererseits aber den Widerstandswert R_{on} möglichst nicht zu beeinträchtigen, da der dünne Isolierfilm leicht durch eine entsprechend vorgegebene Spannung durchbrochen und sein Widerstand leicht gesenkt werden kann.

Wenn ein Dotierstoff der genannten Art durch Ionenimplantation mit 10^{15} cm^{-3} in die Zone des amorphen Siliciums des Vierschichtaufbaus implantiert wird und bei Anlegen einer Spannung (Schreibspannung) durch den dann fließenden Strom Joule'sche Wärme entsteht und einen Teil des amorphen Siliciums schmilzt und anschließend wieder abkühlt, kann ein Wechsel zu einer polykristallinen oder ähnlichen Struktur auftreten. Dabei wird der Dotierstoff in diese der polykristallinen Struktur ähnlicher Struktur aufgenommen (was im akademischen und Patentbereich als Faden bezeichnet wird) und aktiviert, wodurch der Widerstandswert R_{on} gesenkt wird.

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Teilquerschnittsansicht einer Ausführungsform des Halbleiterelements gemäß der Erfindung,

Fig. 2 eine Teilquerschnittsansicht als Beispiel eines bekannten Halbleiterelements,

Fig. 3 eine Teilquerschnittsansicht einer anderen Ausführungsform des Halbleiterelements gemäß der Erfindung und

Fig. 4 eine Teilquerschnittsansicht noch einer anderen Ausführungsform des Halbleiterelements gemäß der Erfindung.

Ausführungsform 1

Fig. 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterelements gemäß der Erfindung, wobei 101 ein Halbleitersubstrat, beispielsweise aus einkristallinem Silicium bezeichnet. 102 ist eine n^+ -leitende oder p^+ -leitende Störstellen-Diffusionszone (untere Elektrode), 103 und 103a Zwischenschichtisolierfilme, 104 eine Verdrahtungselektrode etwa aus Aluminium, 105 amorphes Silicium, 106 eine obere Elektrode, etwa aus Aluminium, 107 ein Siliciumisolierfilm aus SiO_2 oder Si_3N_4 und 108 ein Kontaktloch. Eine Elektrodenanordnung in einem Vierschichtaufbau, die als Hauptteil einer Antisicherung dient, setzt sich aus der oberen Elektrode 106, dem amorphen Silicium 105, dem Siliciumisolierfilm 106 und der unteren Elektrode 102 zusammen. Diese Anordnung unterscheidet sich von dem in Fig. 2 gezeigten Stand der Technik durch den Siliciumisolierfilm 107, der sich zwischen der unteren Elektrode (102) und dem amorphen Silicium 105 befindet.

Wenn bei dieser Anordnung das amorphe Silicium aufgebracht wird, befindet sich der Siliciumisolierfilm auf der Oberfläche des Siliciumsubstrats, dort wo das amorphe Silicium mit dem Substrat in Berührung kommt. Deshalb kann das amorphe Silicium gleichförmig ausgebildet werden, da der Kristallzustand dieses Isolierfilms ein amorpher ist. Die Folge davon ist eine Verbesserung der Stabilität und der Reproduzierbarkeit im Hinblick auf die Schreibspannung (Programmierspannung) und den Strom. Dies ist eine deutliche Verbesserung im Vergleich zu dem Fall, wo, wie in Fig. 2,

das amorphe Silicium direkt auf dem Substrat ausgebildet wird. Dabei kann es abhängig vom Siliciumkristall zu Abnormitäten und einer ungleichförmigen Ausbildung des amorphen Siliciums kommen.

Anzumerken ist, daß das amorphe Silicium 105 mit einem Störstellenelement der Gruppe III wie B, Al, Ga oder der Gruppe V wie P, As, Sb dotiert werden kann, das denselben Leitungstyp wie die Diffusionszone 102 aufweist. Dadurch kann, wie oben beschrieben, der Widerstandswert R_{on} verglichen mit dem Fall ohne Dotierung verringert werden.

Ausführungsform 2

Fig. 3 ist eine Teilschnittansicht einer anderen Ausführungsform des Halbleiterelements gemäß der Erfindung. In Fig. 3 werden zur Bezeichnung gleicher Teile dieselben Bezugswerte wie in Fig. 1 verwendet, und im folgenden wird nur auf die Unterschiede dieser zweiten Ausführungsform gegenüber der ersten eingegangen. Bei der zweiten Ausführungsform von Fig. 3 befindet sich der Siliciumisolierfilm 107 zwischen dem amorphen Silicium 105 und der oberen Elektrode 106. Die Ausführungen zur Dotierung des amorphen Siliciums 105 bei der ersten Ausführungsform gelten gleichermaßen auch für die zweite Ausführungsform.

Selbst wenn, bei dem Aufbau gemäß Fig. 3, ein Nadelloch in einem Sperrschichtmetall wie TiN oder ähnlichem, das unter der Elektrode 106 verwendet wird, auftritt und Aluminium beispielsweise eindringt, dann tritt zwischen dem Aluminium und dem Siliciumisolierfilm 107 keine wesentliche Reaktion auf, so daß Probleme wie eine geringe Ausbeute verhindert werden. Da amorphes Silicium merklich mit Aluminium reagiert, kann oberhalb von 300°C auch ohne ein solches Sperrschichtmetall eine Reaktion auftreten. Die vorliegende Erfindung beseitigt diese Probleme des Standes der Technik, das heißt einen Kurzschluß, der sich bei der Herstellung des Halbleiterelements ergibt. Wenn beim Stand der Technik ein Sperrschichtmetall eingesetzt wird und ein Nadelloch oder ähnliches auftritt, führt dies zu einer Verringerung der Produktionsausbeute.

Beispiel 3

Fig. 4 ist eine Teilquerschnittsansicht einer dritten Ausführungsform des Halbleiterelements gemäß der Erfindung. Wieder sind gleiche Teile mit denselben Bezugswerten wie in den Fig. 1 und 3 bezeichnet und beschränkt sich die folgende Erläuterung auf die Unterschiede. Bei dieser dritten Ausführungsform besteht die untere Elektrode aus einer polykristallinen Siliciumschicht 102. Auf dieser befindet sich als Siliciumisolierschicht 107 Siliciumoxid. Darauf folgt das amorphe Silicium 105 und auf diesem die obere Elektrode 106. Auch die dritte Ausführungsform weist deshalb einen Vierschichtaufbau auf. Zur Programmierung wird an die Elektroden 104 und 106 eine Spannung angelegt, die zur Entwicklung Joule'scher Wärme führt. Bei dieser Ausführungsform wird polykristallines Silicium für die untere Elektrode verwendet, das von Siliciumoxid umgeben ist, wodurch die Wärmeableitung verringert wird und der Temperaturanstieg aufgrund der Joule'schen Wärme beschleunigt wird. Daher kann die Programmierung sehr effektiv ausgeführt werden. Der Siliciumoxidfilm 107 kann zwischen dem polykristallinen Silicium 102 und dem amorphen Silicium 105, zwischen dem amorphen Silicium 105 und der oberen Elektrode 106 oder auf

beiden Seiten des amorphen Siliciums 105 vorgesehen werden.

Ausführungsform 4

Nachfolgend soll eine Ausführungsform des Verfahrens zur Herstellung des Halbleiterelements der ersten Ausführungsform gemäß Fig. 1 beschrieben werden. Dieses Verfahren wird anhand der Folge der Schritte (a) bis (f) beschrieben. Dabei wird von einem Schritt (c 2) die Rede sein als einem zusätzlichen Schritt zum Dotieren des amorphen Siliciums. Dieser Schritt entfällt, wenn das Dotieren nicht erforderlich ist.

Schritt (a): Die Diffusionszone 102 wird in dem Siliciumhalbleitersubstrat 101 ausgebildet. Dann wird auf der gesamten Oberfläche der Zwischenschichtisolierfilm 103 aus SiO_2 oder Si_3N_4 ausgebildet und anschließend an vorgegebener Stelle auf der Diffusionszone 102, dort wo das amorphe Silicium abgeschieden werden soll, mittels lithographischer Techniken ein Kontaktloch 108 erzeugt.

Schritt (b): SiO_2 wird in einer Dicke von 0,01 μm oder weniger, zum Beispiel 0,001 μm , mittels eines CVD Verfahrens zur Bildung des Siliciumisolierfilms 107 im Boden des Kontaktlochs 108 abgeschieden.

Schritt (c): Das amorphe Silicium 105 wird mit einer Dicke von etwa 1,5 μm mittels eines CVD Verfahrens bei 560°C abgeschieden und in das Kontaktloch 108 eingebettet.

Schritt (c 2): Ein Störstellenelement wird in das amorphe Silicium eindotiert. Wird beispielsweise P (ein Element der Gruppe V) als n-leitender Dotierstoff verwendet, dann wird P^+ mit 60 keV und 1×10^{15} bis $1 \times 10^{16} \text{ cm}^{-3}$ in das amorphe Silicium 105 ionenimplantiert. Wenn B (ein Element der Gruppe IV) als p-leitender Dotierstoff verwendet wird, wird BF_2^+ mit 80 keV und 1×10^{15} bis $1 \times 10^{16} \text{ cm}^{-3}$ ionenimplantiert, um auf diese Weise B in das amorphe Silicium 105 zu dotieren.

Schritt (d): Das amorphe Silicium 105 wird fotogeätzt und mittels eines Musterungsprozesses in die Form einer Elektrode gebracht.

Schritt (e): Nach Aufbringen des Zwischenschichtisolierfilms 103a auf der gesamten Oberfläche werden Kontaktlöcher 108a und 109 gebildet, die dem Anschluß von Leitungsdrähten dienen. Das Kontaktloch 108a geht bis zur Oberfläche des amorphen Siliciums 105. Das Kontaktloch 109 reicht bis zur Oberseite der Diffusionszone 102.

Schritt (f): Zuerst wird beispielsweise ein Sperrschichtmetall aus Ti-TiN durch ein Zerstäubungsverfahren aufgebracht und dann Al-Si ebenfalls durch Zerstäuben abgeschieden und die Verdrahtungselektrode 104 und die obere Elektrode 105 durch einen Musterungsprozess geformt.

Der Grundaufbau des Elements, wie er sich aufgrund des voranstehend beschriebenen Verfahrens ergibt, ist in Fig. 1 gezeigt. Es sei angemerkt, das im Schritt (b) der SiO_2 Film durch termische Oxidation in einer Atmosphäre von beispielsweise N_2 Gas mit 2% O_2 bei 900°C während 30 Minuten bis zu einer Dicke von 0,005 bis 0,01 μm ausgebildet werden kann. Alternativ kann der SiO_2 Film bis zu einer Dicke von einigen zehn Angström in $\text{H}_2\text{SO}_4 + \text{H}_2\text{O}_2$ ausgebildet werden und das SiO_2 dann bei 900°C wärmebehandelt werden.

Ausführungsform 5

Eine weitere Ausführungsform des Verfahrens zur

Herstellung des in Fig. 3 gezeigten Halbleiterelements wird nachfolgend beschrieben. Diese Ausführungsform wird in einer Folge von Schritten (A) bis (E) beschrieben. Dabei handelt es sich bei dem Schritt (B 2) um einen zusätzlichen Schritt zum Dotieren des amorphen Siliciums, der dem Schritt (c 2) entspricht und deshalb nicht im einzelnen dargestellt wird.

Schritt (A): Auf dem Siliciumhalbleitersubstrat 101 wird die Störstellendiffusionszone 102 ausgebildet. Auf der gesamten Oberfläche wird dann der Zwischenschichtisolierfilm 103 aus SiO_2 oder Si_3N_4 ausgebildet. Dann wird an vorgegebener Stelle auf der Diffusionszone 102, wo das amorphe Silicium abgeschieden werden soll, lithographisch ein Kontaktloch 108 erzeugt.

Schritt (B): Das amorphe Silicium bzw. ein amorpher Siliciumfilm 105 wird bis zu einer Dicke von etwa 0,15 μm bei 560°C mittels eines CVD Verfahrens abgeschieden und in das Kontaktloch 108 eingebettet.

Schritt (B 2): Wenn ein Dotierstoff der Gruppe III oder V in das amorphe Silicium eindotiert werden soll, erfolgt dies durch Ionenimplantation von P oder B entsprechend dem Schritt (c 2) der Ausführungsform 4.

Schritt (C): Das amorphe Silicium bzw. der amorphe Siliciumfilm 105 wird mittels eines Trockenätzverfahrens unter Verwendung von CF_4 geätzt, um in eine Elektrodenform gebracht zu werden.

Schritt (D): Nachdem ein Zwischenschichtfilm 103a auf der gesamten Oberfläche aufgebracht wurde, werden Kontaktlöcher 108a und 109 zum Anschluß von Leitungsdrähten gebildet.

Schritt (E): Mittels eines CVD Verfahrens wird ein SiO_2 Film mit einer Dicke von etwa 0,01 μm ausgebildet. Dieser Film wird bis auf den Teil auf dem amorphen Silicium 105 mittels einer Fotoätztechnik entfernt, so daß der SiO_2 Film 107 zurückbleibt.

Schritt (F): Die Verdrahtungselektrode 104 und die obere Elektrode 106 werden auf gleiche Weise wie im Schritt (f) der Ausführungsform 4 hergestellt und das Verfahren damit abgeschlossen.

Es sei angemerkt, daß das Halbleiterelement gemäß der Erfindung nicht nur als Antisicherung verwendbar ist, sondern auch für eine Halbleitervorrichtung, die zu einem PLA oder einem allgemeinen Speicher zusammengesetzt wird. Darüberhinaus kann das Halbleiterelement, wie oben beschrieben, direkt als ein PROM-Element und als Verdrahtungsverbindungsschalter anderer Vorrichtungen eingesetzt werden. Wenn das Halbleiterelement als Verdrahtungsverbindungsschalter verwendet wird, wird es an einer Stelle eingesetzt, wo eine integrierte Schaltung mit einer Makrozelle, etwa einer Standardzelle für eine besondere Anwendung angeschlossen ist, damit ein Benutzer an seinem Arbeitsplatz eine speziellen Wünschen entsprechende integrierte Schaltung schaffen kann.

Wie beschrieben, wird mit der Erfindung ein Programmiererelement geschaffen, das mit dem herkömmlichen amorphen Silicium an einer als Antisicherung benutzten Stelle des Halbleiterelements versehen ist, über und/oder unter dem ein Isolierfilm ausgebildet ist. Durch den Siliciumisolierfilm wird ein höherer Widerstandswert R_{off} gewährleistet, während das amorphe Silicium die Zuverlässigkeit garantiert. Die vereinte Wirkung dieser beiden Eigenschaften verbessert die Stabilität und Reproduzierbarkeit im Hinblick auf die zum Programmieren erforderliche Spannung und den Strom. Im Ergebnis kann ein Element geschaffen werden, das sich durch einen höheren Wert von R_{off} und einen niedrigeren Wert von R_{on} auszeichnet als herkömmliche

Elemente.

Da der Wert von R_{off} nicht beeinflußt wird, wenn Dotierstoff zur Senkung des Werts von R_{on} in das amorphe Silicium dotiert wird, können ein hoher Wert von R_{off} einerseits und ein niedriger Wert von R_{on} andererseits gleichzeitig realisiert werden. Insbesondere bei der in Fig. 3 gezeigten Ausführungsform kann, da das obere Elektrodenmaterial selbst und ein Sperrschichtmetall als Teil davon nicht mit dem amorphen Silicium reagieren kann, das Herstellungsverfahren vereinfacht werden.

Da, wie beschrieben, die Antisicherung leicht herstellbar ist und leicht bei einem PLA und einer Speichervorrichtung einsetzbar ist, trägt die vorliegende Erfindung zur Kostenreduzierung eines Gesamtsystems bei.

Bei einer Ausführungsform der Erfindung wird polykristallines Silicium ect., das auf der Oberseite eines Halbleitersubstrats ausgebildet wird, anstelle einer Diffusionszone verwendet, wo die untere Elektrode auf dem Halbleitersubstrat hergestellt wird, und ein Oxidfilm ist zwischen dem polykristallinen Silicium und dem amorphen Silicium und/oder zwischen dem amorphen Silicium und der oberen Elektrode vorgesehen. Dies ergibt folgende Wirkungen:

Zusätzlich zu den schon oben genannten Wirkungen kann, wenn ein Oxidfilm als thermischer Oxidfilm hergestellt wird, der thermische Einfluß auf das Halbleitersubstrat verringert werden, was eine Neuverteilung der Störstellen in der Diffusionszone eines Substrats verhindert. Auf diese Weise kann eine sehr zuverlässige Halbleitervorrichtung geschaffen werden.

Polykristallines Silicium, das sich anstelle einer Dotierungszone auf einem Isolierfilm auf dem Substrat befindet, führt zu folgenden Wirkungen:

1. Da die Oxidationsgeschwindigkeit von polykristallinem Silicium schneller als die von einkristallinem Silicium ist, kann die Behandlung bei niedriger Temperatur und in kurzer Zeit abgeschlossen werden. Dadurch ist der Einfluß auf Transistoreigenschaften, wie Transkonduktanz, Leckströme und Schwellenspannung, gering.
2. Der auf polykristallinem Silicium erzeugte Oxidfilm hat eine niedrigere Spannungsdurchbruchsfestigkeit verglichen mit auf einem einkristallinen Silicium erzeugten Oxidfilm. Daher kann man mit einer relativ niedrigen Programmierspannung auskommen.
3. Der auf polykristallinem Silicium erzeugte Oxidfilm hat schlechtere kristalline Eigenschaften im Vergleich zu einem auf einkristallinem Silicium erzeugten Oxidfilm und eignet sich daher zur Bedeckung eines amorphen Siliciumfilms. Wenn die Kristalleigenschaften gut sind, besteht die Möglichkeit, daß das amorphe Silicium an der Grenzfläche zum Oxidfilm polykristalline Struktur annimmt.

Patentansprüche

1. Halbleiterelement mit einer Elektrodenanordnung auf der Oberfläche eines Halbleitersubstrats (101), bei dem durch Anlegen einer Spannung an zwei Elektroden (102, 106) der Elektrodenanordnung ein Übergang von einem Zustand hohen Widerstands zu einem Zustand niedrigen Widerstands zwischen den beiden Elektroden auftritt, und die Elektrodenanordnung einen Bereich aus amorphem Silicium (105) umfaßt, dadurch gekennzeichnet,

net, daß die Elektrodenanordnung einen Vierschichtaufbau mit einer oberen Elektrode (106), dem Bereich aus amorphem Silicium (105), einem Siliciumisolierfilm (107) und einer unteren Elektrode (102) aufweist.

2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß die eine (102) der Elektroden aus einer Dotierstoffdiffusionszone an der Oberfläche des Halbleitersubstrats (101) besteht.

3. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß eine (102) der Elektroden (102, 106) aus polykristallinem Silicium besteht.

4. Halbleiterelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das amorphe Silicium ein Dotierstoffelement der Gruppe III oder V enthält.

5. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, gekennzeichnet durch die Schritte:

Ausbilden eines Zwischenschichtisolierfilms (103) auf einem Halbleitersubstrat (101), auf dem eine untere Elektrode (102) ausgebildet ist,

Erzeugen eines Kontaktlochs (108) in dem Zwischenschichtisolierfilm (103),

Ausbilden eines Siliciumisolierfilms (107) auf dem Boden des Kontaktlochs mittels eines CVD Verfahrens, durch thermische Oxidation oder eine Behandlung mit $H_2SO_4 + H_2O_2$, Abscheiden von amorphem Silicium auf der gesamten Oberfläche und Ausbilden eines Musters der amorphen Siliciumschicht auf dem Siliciumisolierfilm durch Fotoätzen,

Ausbilden eines Zwischenschichtisolierfilms (103a) und Ausbilden von Kontaktlöchern auf dem amorphen Silicium und für einen Leitungsdraht (104) zu der unteren Elektrode (102),

Dampf abscheiden eines Elektrodenmaterials auf der gesamten Oberfläche und Ausbilden einer oberen Elektrode (106) und eines Leitungsdrahts (104) der Elektrodenanordnung auf dem amorphen Silicium (105) durch eine Mustergebungsprozeß.

6. Verfahren zur Herstellung eines Halbleiterelements nach Anspruch 1, gekennzeichnet durch die Schritte:

Ausbilden eines Zwischenschichtisolierfilms (103) auf einem Halbleitersubstrat (101), auf dem eine Dotierstoffdiffusionszone (102) als untere Elektrode ausgebildet ist,

Herstellen eines Kontaktlochs in dem Zwischenschichtisolierfilm (103),

Abscheiden von amorphem Silicium bis zum Boden des Kontaktlochs und Musterung der amorphen Siliciumschicht mittels Fotoätzens,

Ausbilden eines Siliciumisolierfilms (107) mittels eines CVD Verfahrens und dann Ausbilden eines Siliciumisolierfilms nur auf der amorphen Siliciumschicht (105), und

Ausbilden eines Zwischenschichtisolierfilms und dann zweier Kontaktlöcher für Leitungsdrähte zu den Elektroden in diesem.

Hierzu 2 Seite(n) Zeichnungen

— Leerseite —




FIG. 1




FIG. 2




FIG. 3




FIG. 4